
<!DOCTYPE HTML PUBLIC "-//W3C//DTD HTML 3.2//EN">

<HTML>

<HEAD>

<META HTTP-EQUIV="Content-Type" CONTENT="text/html; charset=iso-8859-1">

<META NAME="Generator" CONTENT="MS Exchange Server version 6.5.7651.59">

<TITLE>[PATCH] PPC4xx: Memory Queue Optimizations for PPC460EX/GT</TITLE>

</HEAD>

<BODY>

<!-- Converted from text/plain format -->

<BR>


<P><FONT SIZE=2>Set PL44 Arbiter Read pipeline depth to 4<BR>

Optimize Memory Queue Configuration registers for PPC460EX/GT<BR>

<BR>

Signed-off-by: Prodyut Hazarika &lt;phazarika@amcc.com&gt;<BR>

---<BR>

&nbsp;board/amcc/canyonlands/canyonlands.c |&nbsp;&nbsp;&nbsp; 9 +++<BR>

&nbsp;cpu/ppc4xx/44x_spd_ddr2.c&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; |&nbsp;&nbsp;&nbsp; 4 +<BR>

&nbsp;include/ppc440.h&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; |&nbsp; 101 ++++++++++++++++++----------------<BR>

&nbsp;3 files changed, 66 insertions(+), 48 deletions(-)<BR>

<BR>

diff --git a/board/amcc/canyonlands/canyonlands.c b/board/amcc/canyonlands/canyonlands.c<BR>

index e9eba49..dd285bc 100644<BR>

--- a/board/amcc/canyonlands/canyonlands.c<BR>

+++ b/board/amcc/canyonlands/canyonlands.c<BR>

@@ -113,6 +113,15 @@ int board_early_init_f(void)<BR>

&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; mtdcr(AHB_TOP, 0x8000004B);<BR>

&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; mtdcr(AHB_BOT, 0x8000004B);<BR>

<BR>

+&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; mtdcr(plb0_acr, plb0_acr_ppm_fair&nbsp;&nbsp;&nbsp; |<BR>

+&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; plb0_acr_hbu_enabled |<BR>

+&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; plb0_acr_rdp_4deep&nbsp;&nbsp; |<BR>

+&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; plb0_acr_wrp_2deep);<BR>

+&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; mtdcr(plb1_acr, plb1_acr_ppm_fair&nbsp;&nbsp;&nbsp; |<BR>

+&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; plb1_acr_hbu_enabled |<BR>

+&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; plb1_acr_rdp_4deep&nbsp;&nbsp; |<BR>

+&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; plb1_acr_wrp_2deep);<BR>

+<BR>

&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; if ((pvr == PVR_460EX_RA) || (pvr == PVR_460EX_SE_RA)) {<BR>

&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; /*<BR>

&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; * Configure USB-STP pins as alternate and not GPIO<BR>

diff --git a/cpu/ppc4xx/44x_spd_ddr2.c b/cpu/ppc4xx/44x_spd_ddr2.c<BR>

index e9940e8..c222507 100644<BR>

--- a/cpu/ppc4xx/44x_spd_ddr2.c<BR>

+++ b/cpu/ppc4xx/44x_spd_ddr2.c<BR>

@@ -2251,6 +2251,10 @@ static void program_memory_queue(unsigned long *dimm_populated,<BR>

&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; */<BR>

&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; mtdcr(SDRAM_PLBADDULL, 0x00000000); /* MQ0_BAUL */<BR>

&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; mtdcr(SDRAM_PLBADDUHB, 0x00000008); /* MQ0_BAUH */<BR>

+<BR>

+&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; mtdcr(SDRAM_CONF1HB, 0x80001c80);<BR>

+&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; mtdcr(SDRAM_CONF1LL, 0x80001c80);<BR>

+&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; mtdcr(SDRAM_CONFPATHB, 0x18a68000);<BR>

&nbsp;#endif<BR>

&nbsp;}<BR>

<BR>

diff --git a/include/ppc440.h b/include/ppc440.h<BR>

index c581f1b..650ee4f 100644<BR>

--- a/include/ppc440.h<BR>

+++ b/include/ppc440.h<BR>

@@ -422,53 +422,6 @@<BR>

<BR>

&nbsp;#define PLB4_ACR_WRP&nbsp;&nbsp; &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; (0x80000000 &gt;&gt; 7)<BR>

<BR>

-/* Nebula PLB4 Arbiter - PowerPC440EP */<BR>

-#define PLB_ARBITER_BASE&nbsp;&nbsp; 0x80<BR>

-<BR>

-#define plb0_revid&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; (PLB_ARBITER_BASE+ 0x00)<BR>

-#define plb0_acr&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; (PLB_ARBITER_BASE+ 0x01)<BR>

-#define&nbsp;&nbsp; plb0_acr_ppm_mask&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 0xF0000000<BR>

-#define&nbsp;&nbsp; plb0_acr_ppm_fixed&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 0x00000000<BR>

-#define&nbsp;&nbsp; plb0_acr_ppm_fair&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 0xD0000000<BR>

-#define&nbsp;&nbsp; plb0_acr_hbu_mask&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 0x08000000<BR>

-#define&nbsp;&nbsp; plb0_acr_hbu_disabled&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 0x00000000<BR>

-#define&nbsp;&nbsp; plb0_acr_hbu_enabled&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 0x08000000<BR>

-#define&nbsp;&nbsp; plb0_acr_rdp_mask&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 0x06000000<BR>

-#define&nbsp;&nbsp; plb0_acr_rdp_disabled&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 0x00000000<BR>

-#define&nbsp;&nbsp; plb0_acr_rdp_2deep&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 0x02000000<BR>

-#define&nbsp;&nbsp; plb0_acr_rdp_3deep&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 0x04000000<BR>

-#define&nbsp;&nbsp; plb0_acr_rdp_4deep&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 0x06000000<BR>

-#define&nbsp;&nbsp; plb0_acr_wrp_mask&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 0x01000000<BR>

-#define&nbsp;&nbsp; plb0_acr_wrp_disabled&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 0x00000000<BR>

-#define&nbsp;&nbsp; plb0_acr_wrp_2deep&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 0x01000000<BR>

-<BR>

-#define plb0_besrl&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; (PLB_ARBITER_BASE+ 0x02)<BR>

-#define plb0_besrh&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; (PLB_ARBITER_BASE+ 0x03)<BR>

-#define plb0_bearl&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; (PLB_ARBITER_BASE+ 0x04)<BR>

-#define plb0_bearh&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; (PLB_ARBITER_BASE+ 0x05)<BR>

-#define plb0_ccr&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; (PLB_ARBITER_BASE+ 0x08)<BR>

-<BR>

-#define plb1_acr&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; (PLB_ARBITER_BASE+ 0x09)<BR>

-#define&nbsp;&nbsp; plb1_acr_ppm_mask&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 0xF0000000<BR>

-#define&nbsp;&nbsp; plb1_acr_ppm_fixed&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 0x00000000<BR>

-#define&nbsp;&nbsp; plb1_acr_ppm_fair&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 0xD0000000<BR>

-#define&nbsp;&nbsp; plb1_acr_hbu_mask&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 0x08000000<BR>

-#define&nbsp;&nbsp; plb1_acr_hbu_disabled&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 0x00000000<BR>

-#define&nbsp;&nbsp; plb1_acr_hbu_enabled&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 0x08000000<BR>

-#define&nbsp;&nbsp; plb1_acr_rdp_mask&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 0x06000000<BR>

-#define&nbsp;&nbsp; plb1_acr_rdp_disabled&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 0x00000000<BR>

-#define&nbsp;&nbsp; plb1_acr_rdp_2deep&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 0x02000000<BR>

-#define&nbsp;&nbsp; plb1_acr_rdp_3deep&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 0x04000000<BR>

-#define&nbsp;&nbsp; plb1_acr_rdp_4deep&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 0x06000000<BR>

-#define&nbsp;&nbsp; plb1_acr_wrp_mask&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 0x01000000<BR>

-#define&nbsp;&nbsp; plb1_acr_wrp_disabled&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 0x00000000<BR>

-#define&nbsp;&nbsp; plb1_acr_wrp_2deep&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 0x01000000<BR>

-<BR>

-#define plb1_besrl&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; (PLB_ARBITER_BASE+ 0x0A)<BR>

-#define plb1_besrh&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; (PLB_ARBITER_BASE+ 0x0B)<BR>

-#define plb1_bearl&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; (PLB_ARBITER_BASE+ 0x0C)<BR>

-#define plb1_bearh&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; (PLB_ARBITER_BASE+ 0x0D)<BR>

-<BR>

&nbsp;/* Pin Function Control Register 1 */<BR>

&nbsp;#define SDR0_PFC1&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 0x4101<BR>

&nbsp;#define&nbsp;&nbsp; SDR0_PFC1_U1ME_MASK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 0x02000000&nbsp;&nbsp;&nbsp; /* UART1 Mode Enable */<BR>

@@ -742,7 +695,59 @@<BR>

&nbsp;#define&nbsp;&nbsp; SDR0_PFC1_PLB_PME_PLB4_SEL&nbsp; 0x00001000&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; /* PLB3 Performance Monitor Enable */<BR>

&nbsp;#define&nbsp;&nbsp; SDR0_PFC1_GFGGI_MASK&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 0x0000000F&nbsp;&nbsp;&nbsp; /* GPT Frequency Generation Gated In */<BR>

<BR>

-#endif /* 440EP || 440GR || 440EPX || 440GRX */<BR>

+#endif&nbsp; /* 440EP || 440GR || 440EPX || 440GRX */<BR>

+<BR>

+#if defined(CONFIG_440EP) || defined(CONFIG_440GR) || \<BR>

+&nbsp;&nbsp;&nbsp; defined(CONFIG_440EPX) || defined(CONFIG_440GRX) || \<BR>

+&nbsp;&nbsp;&nbsp; defined(CONFIG_460EX) || defined(CONFIG_460GT)<BR>

+<BR>

+#define PLB_ARBITER_BASE&nbsp;&nbsp; 0x80<BR>

+<BR>

+#define plb0_revid&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; (PLB_ARBITER_BASE+ 0x00)<BR>

+#define plb0_acr&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; (PLB_ARBITER_BASE+ 0x01)<BR>

+#define&nbsp;&nbsp; plb0_acr_ppm_mask&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 0xF0000000<BR>

+#define&nbsp;&nbsp; plb0_acr_ppm_fixed&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 0x00000000<BR>

+#define&nbsp;&nbsp; plb0_acr_ppm_fair&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 0xD0000000<BR>

+#define&nbsp;&nbsp; plb0_acr_hbu_mask&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 0x08000000<BR>

+#define&nbsp;&nbsp; plb0_acr_hbu_disabled&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 0x00000000<BR>

+#define&nbsp;&nbsp; plb0_acr_hbu_enabled&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 0x08000000<BR>

+#define&nbsp;&nbsp; plb0_acr_rdp_mask&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 0x06000000<BR>

+#define&nbsp;&nbsp; plb0_acr_rdp_disabled&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 0x00000000<BR>

+#define&nbsp;&nbsp; plb0_acr_rdp_2deep&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 0x02000000<BR>

+#define&nbsp;&nbsp; plb0_acr_rdp_3deep&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 0x04000000<BR>

+#define&nbsp;&nbsp; plb0_acr_rdp_4deep&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 0x06000000<BR>

+#define&nbsp;&nbsp; plb0_acr_wrp_mask&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 0x01000000<BR>

+#define&nbsp;&nbsp; plb0_acr_wrp_disabled&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 0x00000000<BR>

+#define&nbsp;&nbsp; plb0_acr_wrp_2deep&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 0x01000000<BR>

+<BR>

+#define plb0_besrl&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; (PLB_ARBITER_BASE+ 0x02)<BR>

+#define plb0_besrh&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; (PLB_ARBITER_BASE+ 0x03)<BR>

+#define plb0_bearl&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; (PLB_ARBITER_BASE+ 0x04)<BR>

+#define plb0_bearh&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; (PLB_ARBITER_BASE+ 0x05)<BR>

+#define plb0_ccr&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; (PLB_ARBITER_BASE+ 0x08)<BR>

+<BR>

+#define plb1_acr&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; (PLB_ARBITER_BASE+ 0x09)<BR>

+#define&nbsp;&nbsp; plb1_acr_ppm_mask&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 0xF0000000<BR>

+#define&nbsp;&nbsp; plb1_acr_ppm_fixed&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 0x00000000<BR>

+#define&nbsp;&nbsp; plb1_acr_ppm_fair&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 0xD0000000<BR>

+#define&nbsp;&nbsp; plb1_acr_hbu_mask&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 0x08000000<BR>

+#define&nbsp;&nbsp; plb1_acr_hbu_disabled&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 0x00000000<BR>

+#define&nbsp;&nbsp; plb1_acr_hbu_enabled&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 0x08000000<BR>

+#define&nbsp;&nbsp; plb1_acr_rdp_mask&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 0x06000000<BR>

+#define&nbsp;&nbsp; plb1_acr_rdp_disabled&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 0x00000000<BR>

+#define&nbsp;&nbsp; plb1_acr_rdp_2deep&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 0x02000000<BR>

+#define&nbsp;&nbsp; plb1_acr_rdp_3deep&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 0x04000000<BR>

+#define&nbsp;&nbsp; plb1_acr_rdp_4deep&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 0x06000000<BR>

+#define&nbsp;&nbsp; plb1_acr_wrp_mask&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 0x01000000<BR>

+#define&nbsp;&nbsp; plb1_acr_wrp_disabled&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 0x00000000<BR>

+#define&nbsp;&nbsp; plb1_acr_wrp_2deep&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 0x01000000<BR>

+<BR>

+#define plb1_besrl&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; (PLB_ARBITER_BASE+ 0x0A)<BR>

+#define plb1_besrh&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; (PLB_ARBITER_BASE+ 0x0B)<BR>

+#define plb1_bearl&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; (PLB_ARBITER_BASE+ 0x0C)<BR>

+#define plb1_bearh&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; (PLB_ARBITER_BASE+ 0x0D)<BR>

+<BR>

+#endif /* 440EP || 440GR || 440EPX || 440GR || 460EX || 460GT */<BR>

<BR>

&nbsp;/*-----------------------------------------------------------------------------<BR>

&nbsp; | L2 Cache<BR>

</FONT>

</P>


</BODY>

</HTML>